1. 研究目的与意义
自1987年J.J.Quinn等人提出TFET的栅控p-i-n二极管结构、2004年J.Appenzeller等人和2006年Q.Zhang等人分别从实验以及理论角度证实了TFET在室温下可突破传统MOS-FET器件60mv/dance的亚阈值摆幅之后,TFET器件在低功耗方面的应用前景就被广泛看好[1]，例如，以EPFL、IBM、UniversityofLund、ETHZ以及IMEC等高校、科研机构和科技企业为主的合作团体开展了高能效隧穿场效应晶体管开关和电路项目，该项目投资达４３０万欧元，预期耗时3.5年，致力于对SiGe／Ge 和Ⅲ－Ⅴ族材料的TFET技术进行深入研究[2]，以期将半导体器件的工作电压降低至0.25Ｖ以下，并获得具有优良电学特性的低功耗半导体器件和集成电路[3];而近年来，关于TFET器件的研究也取得了不错的进展。CMOS技术的发展一直遵循着摩尔定律，尺寸不断按比例缩小，集成度不断提高，成本不断下降，集成电路的性能不断提升[4]。但CMOS器件尺寸的不断减小也带来了一系列问题，首当其冲的就是能耗问题[5]。由于电源电压降低的速度远小于器件尺寸缩小的速度，因此能耗密度必然大幅增加，当芯片的能耗密度大于100W/cm2时，这种产品就基本失去了实用价值，所以这种经典的摩尔定律是难以无限持续的，必将会遇到能耗极限的瓶颈[6]。解决能耗问题的一种方法是降低器件亚阈值摆幅，从而在保证开态电流Ion的同时能够降低关断电流Ioff[7]。而CMOS器件的亚阈值摆幅存在一个极限值60mV/dec，要突破此极限的限制，就必须抛弃传统的漂移扩散机理[8],而隧穿场效应晶体管(TFET)的工作原理以载流子的带带量子隧穿效应为基础，理论上可以实现超陡亚阈值斜率，目前已经有多家公司及研究机构成功制备了亚阈值摆幅低于60mV/dec的TFET，TFET在低功耗应用领域的优势也逐渐显现，已经成为后摩尔时代一种极具发展潜力的新原理器件[9]。然而对于常规TFET来说，当栅端与漏端存在较大反向电压时，器件漏端与体端会发生带带隧穿(BTBT)，从而导致器件泄漏电流增加，甚至出现双极效应。通过在常规隧穿场效应晶体管靠近器件栅氧一侧的 漏体界面引入一薄层 SiO2，可以在保证器件开态 电流的基础上减弱甚至完全消除漏体结带带隧穿， 从而减弱 TFET 的双极效应，进而大幅度降低器件 泄漏电流[10]。与 FDSOI TFET 相比，该方法对 PD-SOI TFET 和体硅 TFET 具有更加明显的效果。在这方面，隧道场效应晶体管 (TFET) 是通过使用基于载流子能带隧穿的量子隧穿机制来克服这些问题的有希望的候选者[11]。根据半导体要求的国际技术路线图 ，TFET 的导通电流和双极性行为是器件的主要问题。为此，早先已经提出了各种方法（应变硅、口袋掺杂、异质栅极电介质等）来改善导通状态电流[12]。然而，TFET 的双极行为是由于存在对称的 n 和 p 区域。因此，它显示了在 n-TFET 的情况下具有正栅极电压的 n 型隧穿和具有负栅极电压的 p 型隧穿，反之亦然对于 p-TFET。因此，在正负栅极偏置的情况下，类似的传输特性导致在关断状态下的寄生传导[13]。为了克服双极行为的问题，在 TFET 中使用了各种方法，例如 (i) 使用异质栅极电介质 (ii) 在漏极区使用各种掺杂分布 (iii) 在漏极侧使用大带隙材料以增加隧道宽度。虽然上述方法减少了双极传导，但它们会导致 (i) 导通状态电流降低，(ii) 增加漏极串联电阻和 (iii) 增加工艺复杂性[14]。故众多科研人员试图从改变器件结构、调整器件参数以及采用新材料等方面对ＴＦＥＴ器件进行优化[15]，以期获得一款高性能的器件。
参考文献
2. 研究内容和问题
研究内容：本课题研究抑制TFET双极性现象的方法，如：1）减小漏区掺杂浓度；2）漏区采用高禁带宽度的材料；3）采用under-lapped漏结构；4）采用tri-gate结构。运用Silvaco－Atlas软件完成仿真。
研究目标：对研究的器件结构进行仿真研究，判断分析是否能抑制隧穿场效应晶体管的双极性现象和获得更好的电学特性。
解决的关键问题：1.对双栅双材料隧穿场效应晶体管和双栅三材料隧穿场效应晶体管结构的分析和设计；2.使用Silvaco－Atlas仿真软件对器件进行建模。
3. 设计方案和技术路线
研究方法：采用理论-实践-理论-再实践验证的研究方式。
(1)了解MOSFET和隧穿场效应晶体管的基本理论。
4. 研究的条件和基础
(1)PC机和SilvacoTCAD仿真软件；
(2)半导体器件物理与工艺知识。
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
